Mostrar código-fonte de Célula de memória (computação)

{{Descrição curta|Parte da memória de computador}}
[[File:6T SRAM memory cell layout.jpg|thumb|260px|Esquema para a implementação de silício de uma célula de memória de memória estática de acesso aleatório (''SRAM'') de seis transistores.]]
{{Tipos de memória}}
A '''célula de memória''' é o bloco de construção fundamental da <!-- [[:en:Computer memory]] -->memória de computador. A célula de memória é um [[circuito eletrônico]] que armazena um ''[[bit]]'' de informação binária e deve ser configurada para armazenar uma lógica 1 (nível de alta tensão) e resetada para armazenar uma lógica 0 (nível de baixa tensão). Seu valor é mantido/armazenado até que seja alterado pelo processo de configurar/resetar. O valor na célula de memória pode ser acessado o lendo.

Ao longo da história da computação, diferentes arquiteturas de células de memória foram usadas, incluindo a de [[Memória de núcleo magnético|memória de núcleo]] e a de [[Memória bolha|memória de bolha]]. Hoje, a arquitetura de célula de memória mais comum é a <!-- [[:en:Semiconductor memory]] -->memória de metal-óxido-semicondutor ''MOS'', que consiste em células de memória de [[MOSFET|metal-óxido-semicondutor (''MOS'')]]. A [[Memória de acesso aleatório|memória de acesso aleatório (''RAM'')]] moderna usa [[MOSFET|transistores de efeito de campo (''FETs'') de metal-óxido-semicondutor (''MOS'') (''MOSFETs'')]] como ''flip-flops'', juntamente com <!-- [[:en:MOSFET#MOS capacitor]] -->capacitores de metal-óxido-semicondutor (''MOS'') para certos tipos de memória de acesso aleatório (''RAM'').

A célula de memória da <!-- [[:en:Static random-access memory]] -->memória estática de acesso aleatório (''SRAM'', ''RAM'' estática) é um tipo de circuito ''[[flip-flop]]'', normalmente implementado usando transistores de efeito de campo de metal-óxido-semicondutor (''MOSFETs''). Estes requerem energia muito baixa para manter o valor armazenado quando não estão sendo acessados. Um segundo tipo, o da [[Dynamic random access memory|memória dinâmica de acesso aleatório (''DRAM'', ''RAM'' dinâmica)]], é baseado em capacitores de metal-óxido-semicondutor (''MOS''). Carregar e descarregar um capacitor pode armazenar um "1" ou um "0" na célula. No entanto, a carga neste capacitor vazará lentamente e deve ser atualizada periodicamente. Devido a esse processo de atualização, a memória dinâmica de acesso aleatório (''DRAM'') consome mais energia. No entanto, a memória dinâmica de acesso aleatório (''DRAM'') pode atingir maiores densidades de armazenamento.

Por outro lado, a maioria das [[Armazenamento não volátil|memórias não voláteis (''NVM'')]] é baseada em arquiteturas de células de memória de <!-- [[:en:Floating-gate MOSFET]] -->porta flutuante. As tecnologias de memória não volátil, incluindo a [[EPROM|memória programável apagável somente leitura (''EPROM'')]], a [[EEPROM|memória programável apagável eletricamente somente leitura (''EEPROM'')]] e a [[Memória flash|memória ''flash'']], usam células de memória de porta flutuante, que são baseadas em <!-- [[:en:Floating-gate MOSFET]] -->transistores de efeito de campo de metal-óxido-semicondutor (''MOSFETs'') de porta flutuante.
==Descrição==
A célula de memória é o bloco de construção fundamental da memória. Ela pode ser implementada usando diferentes tecnologias, como a [[Transistor de junção bipolar|bipolar]], a de [[MOSFET|metal-óxido-semicondutor (''MOS'')]] e a de outros [[Dispositivo semicondutor|dispositivos semicondutores]]. Também pode ser construída a partir de material [[Magnetismo|magnético]], como núcleos de [[Ferrita|ferrite]] ou bolhas magnéticas.<ref>{{cite book|last1=D. Tang|first1=Denny|last2=Lee|first2=Yuan-Jen|title=Memória magnética: fundamentos e tecnologia|year=2010|publisher=''[[Cambridge University Press]]''|isbn=978-1139484497|page=91|url=https://books.google.com/books?id=xsMMWOjFXzAC&q=ferrite%20core%20memory%20magnetic%20bubble&pg=PA91|access-date=13-12-2015|language=en}}</ref> Independentemente da tecnologia de implementação utilizada, a finalidade da célula de memória binária é sempre a mesma. Ela armazena um ''bit'' de informação binária que pode ser acessada pela leitura da célula e deve ser configurada para armazenar um 1 e redefinida para armazenar um 0.<ref>{{cite book|last1=Fletcher|first1=William|title=Uma abordagem de engenharia para o esquema digital|year=1980|publisher=''Prentice-Hall''|isbn=0-13-277699-5|page=[https://archive.org/details/engineeringappro00fle_wur/page/283 283]<!-- |url-access=registration -->|url=https://archive.org/details/engineeringappro00fle_wur/page/283|language=en}}</ref>
==Importância==
[[File:Square array of mosfet cells read.png|thumb|Arranjo quadrado de células de memória de memória dinâmica de acesso aleatório (''DRAM'') sendo lidas.]]
Os circuitos lógicos sem células de memória ou caminhos de realimentação são chamados [[Lógica combinatória (sistemas digitais)|combinacionais]], seus valores de saída dependem apenas do valor atual de seus valores de entrada. Eles não têm memória. Mas a memória é um elemento-chave dos [[Circuito digital|sistemas digitais]]. Em computadores, ela permite armazenar tanto programas como dados e células de memória também são usadas para armazenamento temporário da saída de circuitos combinacionais para serem usados posteriormente por sistemas digitais. Os circuitos lógicos que usam células de memória são chamados de [[Lógica sequencial|circuitos sequenciais]]. Sua saída depende não apenas do valor presente de suas entradas, mas também do estado anterior do circuito, determinado pelos valores armazenados em suas células de memória. Esses circuitos requerem um gerador de temporização (ou ''clock'') para sua operação.<ref>{{cite book|title=Circuitos microeletrônicos|url=https://archive.org/details/microelectronicc0000sedr<!-- |url-access=registration -->|year=1987|publisher=''Holt, Rinehart and Winston, Inc.''|isbn=0-03-007328-6|page=[https://archive.org/details/microelectronicc0000sedr/page/883 883]|edition=2ª|language=en}}</ref>

A memória de computador usada na maioria dos [[Computador|sistemas de computador]] contemporâneos é construída principalmente a partir de células da memória dinâmica de acesso aleatório (''DRAM''); como o esquema é muito menor que o da memória estática de acesso aleatório (''SRAM''), ela pode ser mais compactada, resultando em memória mais barata e com maior capacidade. Como a célula de memória da memória dinâmica de acesso aleatório (''DRAM'') armazena seu valor como a carga de um capacitor e há problemas de vazamento de corrente, seu valor deve ser constantemente reescrito. Esse é um dos motivos que tornam as células da memória dinâmica de acesso aleatório (''DRAM'') mais lentas que as células da memória estática de acesso aleatório (''SRAM'', ''RAM'' estática) maiores, que têm seu valor sempre disponível. Essa é a razão pela qual a memória estática de acesso aleatório (''SRAM'') é usada para [[Cache do processador|cache]] no [[Circuito integrado|''chip'']] incluído em ''chips'' de [[microprocessador]]es modernos.<ref>{{cite web|title=A pergunta técnica: o cache, como funciona?|url=http://www.pcworld.fr/materiel/actualites,lqt-cache-cpu-memoire-cache-sram,547751,1.htm|archive-url=https://web.archive.org/web/20140330034345/http://www.pcworld.fr/materiel/actualites,lqt-cache-cpu-memoire-cache-sram,547751,1.htm|urlmorta=sim|archive-date=2014-03-30|website=PC World Fr|language=fr}}</ref>
==História==
<!-- {{Artigo principal|:en:Computer memory#History}} -->
[[File:KL CoreMemory.jpg|thumb|260px|Plano de [[Memória de núcleo magnético|memória de núcleo]] 32x32 armazenando 1024 ''[[bit]]s'' de dados.]]
Em 11 de dezembro de 1946, [[Frederic Calland Williams|Freddie Williams]] solicitou uma patente em seu dispositivo de armazenamento de tubo de raios catódicos (''CRT'') ([[tubo de Williams]]) com 128 palavras de 40 ''[[bit]]s''. Ele estava operacional em 1947 e é considerado a primeira implementação prática de [[Memória de acesso aleatório|memória de acesso aleatório (''RAM'')]].<ref>{{cite book|last1=O’Regan|first1=Gerard|title=Gigantes da computação: um compêndio de pioneiros selecionados e essenciais|year=2013|publisher=[[Springer Science+Business Media|''Springer'']]|isbn=978-1447153405|page=267|url=https://books.google.com/books?id=oSq5BAAAQBAJ&q=williams%20tube%20first%20random%20access%20memory&pg=PA267|access-date=13-12-2015|language=en}}</ref> Naquele ano, os primeiros pedidos de patente para [[memória de núcleo magnético]] foram apresentados por Frederick Viehe.<ref>{{Cite book|url=https://archive.org/details/milestonesincomp0000reil<!-- |url-access=registration -->|title=Marcos em ciência da computação e tecnologia da informação|last=Reilly|first=Edwin D.|year=2003|publisher=Grupo editorial ''Greenwood''|isbn=9781573565219|page=[https://archive.org/details/milestonesincomp0000reil/page/164 164]|language=en}}</ref><ref>{{cite book|url=https://archive.org/details/ibms360early370s0000pugh<!-- |url-access=registration -->|title=Sistemas 360 e primeiros 370 da IBM|last1=W. Pugh|first1=Emerson|last2=R. Johnson|first2=Lyle|last3=H. Palmer|first3=John|year=1991|publisher=<!-- [[:en:MIT Press]] -->|isbn=0262161230|page=[https://archive.org/details/ibms360early370s0000pugh/page/706 706]|access-date=09-12-2015|language=en}}</ref> A memória de núcleo magnético prática foi desenvolvida por [[An Wang]], em 1948, e melhorada por [[Jay Wright Forrester|Jay Forrester]] e <!-- [[:en:Jan A. Rajchman]] -->Jan A. Rajchman, no início da década de 1950, antes de ser comercializada com o computador <!-- [[:en:Whirlwind I]] -->''Whirlwind'' em 1953.<ref>{{cite web|title=1953: Computador ''Whirlwind'' lança memória de núcleo|url=https://www.computerhistory.org/storageengine/whirlwind-computer-debuts-core-memory/|website=[[Museu da História do Computador|Museu da história do computador]]|access-date=02-08-2019|language=en}}</ref> [[Ken Olsen]] também contribuiu para o seu desenvolvimento.<ref>{{Cite book|url=https://books.google.com/books?id=rfsvbXyn0ZEC&q=jay+forrester&pg=PA25|title=Computerworld: Mass. Town se tornou a capital do computador|last=Taylor|first=Alan|date=18-06-1979|publisher=IDG Enterprise|page=25|language=en}}</ref>

A <!-- [[:en:Semiconductor memory]] -->memória de semicondutores começou no início dos anos 1960 com células de memória bipolares, feitas de [[Transistor de junção bipolar|transistores bipolares]]. Embora melhorasse o desempenho, não podia competir com o preço mais baixo da memória de núcleo magnético.<ref name="computerhistory1966">{{cite web|title=1966: ''RAMs'' de semicondutores atendem às necessidades de armazenamento de alta velocidade|url=https://www.computerhistory.org/siliconengine/semiconductor-rams-serve-high-speed-storage-needs/|website=[[Museu da História do Computador|Museu da história do computador]]|access-date=19-06-2019|language=en}}</ref>
==Células de memória de metal-óxido-semicondutor (''MOS'')==
[[File:Intel C1103.jpg|thumb|260px|<!-- [[:en:Intel 1103]] -->''Intel 1103'', um ''chip'' de memória dinâmica de acesso aleatório (''DRAM'') de [[MOSFET|metal-óxido-semicondutor (''MOS'')]] de 1970.]]
A invenção do [[MOSFET|transistor de efeito de campo de metal-óxido-semicondutor (''MOSFET'')]], também conhecido como transistor de metal-óxido-semicondutor (''MOS''), por [[Martin Atalla|Mohamed M. Atalla]] e <!-- [[:en:Dawon Kahng]] -->Dawon Kahng nos [[Bell Labs|laboratórios da ''Bell'']] em 1959,<ref name="computerhistory">{{cite journal|url=https://www.computerhistory.org/siliconengine/metal-oxide-semiconductor-mos-transistor-demonstrated/|title=1960 - Transistor de metal óxido semicondutor (''MOS'') demonstrado|journal=O motor de silício|publisher=[[Museu da História do Computador|Museu da história do computador]]|language=en}}</ref> permitiu o uso prático de transistores de [[MOSFET|metal-óxido-semicondutor (''MOS'')]] como elementos de armazenamento de células de memória, uma função anteriormente servida por [[Memória de núcleo magnético|núcleos magnéticos]].<ref name="sciencedirect">{{cite web|title=Transistores - uma visão geral|url=https://www.sciencedirect.com/topics/computer-science/transistors|website=[[ScienceDirect]]|access-date=08-08-2019|language=en}}</ref> As primeiras células de memória modernas foram introduzidas em 1964, quando John Schmidt projetou a primeira <!-- [[:en:Static random-access memory]] -->memória estática de acesso aleatório (''SRAM'') de metal-óxido-semicondutor (''MOS'') de canal ''p'' de 64 ''bits'' (<!-- [[:en:PMOS logic]] -->''PMOS'').<ref name="computerhistory1970"/><ref>{{Cite book|url=https://books.google.com/books?id=kG4rAQAAIAAJ&q=John+Schmidt|title=Projeto de estado sólido - vol. 6|year=1965|publisher=''Horizon house''|language=en}}</ref>

A memória estática de acesso aleatório (''SRAM'') normalmente possui células de seis [[Transístor|transistores]], enquanto a [[Dynamic random access memory|memória dinâmica de acesso aleatório (''DRAM'')]] normalmente possui células de transistor único.<ref name="shmj-mos">{{cite web|title=Final dos anos 1960: Primórdios da memória de ''MOS''|url=http://www.shmj.or.jp/english/pdf/ic/exhibi718E.pdf|website=Museu de história de semicondutores do Japão|date=23-01-2019|access-date=27-06-2019|language=en}}</ref><ref name="computerhistory1970">{{cite web|title=1970: Semicondutores competem com núcleos magnéticos|url=https://www.computerhistory.org/storageengine/semiconductors-compete-with-magnetic-cores/|website=[[Museu da História do Computador|Museu da história do computador]]|access-date=19-06-2019|language=en}}</ref> Em 1965, a [[Calculadora|calculadora eletrônica]] ''Toscal BC-1411'' da ''[[Toshiba]]'' usou uma forma de memória dinâmica de acesso aleatório (''DRAM'') bipolar capacitiva, armazenando dados de 180 ''bits'' em células de memória discretas, consistindo de transistores e capacitores bipolares de [[germânio]].<ref name="bc-spec">{{cite web|url=http://www.oldcalculatormuseum.com/s-toshbc1411.html|title=Folha de especificações para ''Toshiba'' "''TOSCAL''" ''BC-1411''|website=Museu web da calculadora antiga|access-date=08-05-2018<!-- |url-status=live -->|archive-url=https://web.archive.org/web/20170703071307/http://www.oldcalculatormuseum.com/s-toshbc1411.html|archive-date=2017-07-03|language=en}}</ref><ref name="bc">{{Cite web|url=http://www.oldcalculatormuseum.com/toshbc1411.html||title=Calculadora de mesa ''Toshiba'' "''Toscal''" ''BC-1411''|archive-url=https://web.archive.org/web/20070520202433/http://www.oldcalculatormuseum.com/toshbc1411.html|archive-date=2007-05-20|language=en}}</ref> A tecnologia de metal-óxido-semicondutor (''MOS'') é a base para a memória dinâmica de acesso aleatório (''DRAM'') moderna. Em 1966, o Dr. [[Robert Heath Dennard|Robert H. Dennard]] no <!-- [[:en:Thomas J. Watson Research Center]] -->centro de pesquisa Thomas J. Watson da ''IBM'' estava trabalhando na memória de metal-óxido-semicondutor (''MOS''). Ao examinar as características da tecnologia de metal-óxido-semicondutor (''MOS''), ele descobriu que era capaz de construir [[capacitor]]es e que armazenar uma carga ou nenhuma carga no capacitor de metal-óxido-semicondutor (''MOS'') poderia representar o 1 e o 0 de um ''bit'', enquanto o transistor de metal-óxido-semicondutor (''MOS'') poderia controlar a escrita da carga no capacitor de metal-óxido-semicondutor (''MOS''). Isso levou ao desenvolvimento de uma célula de memória de memória dinâmica de acesso aleatório (''DRAM'') de transistor único.<ref name="ibm100">{{cite web|title=''DRAM''|url=https://www.ibm.com/ibm/history/ibm100/us/en/icons/dram|website=IBM100|publisher=''[[IBM]]''|access-date=20-09-2019|date=09-08-2017|language=en}}</ref> Em 1967, Dennard registrou uma patente para uma célula de memória de memória dinâmica de acesso aleatório (''DRAM'') de transistor único, baseada na tecnologia de metal-óxido-semicondutor (''MOS'').<ref>{{cite web|title=Robert Dennard|url=https://www.britannica.com/biography/Robert-Dennard|website=[[Encyclopædia Britannica]]|access-date=08-07-2019|language=en}}</ref>

A primeira <!-- [[:en:Static random-access memory]] -->memória estática de acesso aleatório (''SRAM'') bipolar de 64 ''bits'' comercial foi lançada pela ''[[Intel]]'' em 1969 com a [[Lógica transistor-transistor|lógica transistor-transistor (''TTL'')]] de [[Transistor Schottky|''Schottky'']] 3101. Um ano depois, foi lançado o primeiro ''chip'' de [[circuito integrado]] de memória dinâmica de acesso aleatório (''DRAM''), o <!-- [[:en:Intel 1103]] -->''Intel 1103'', baseado na tecnologia de metal-óxido-semicondutor (''MOS''). Em 1972, bateu os recordes anteriores em vendas de <!-- [[:en:Semiconductor memory]] -->memória de semicondutores.<ref>{{Cite book|url=https://books.google.com/books?id=n76xqO7ZzsQC&pg=PA131|title=Enciclopédia de microcomputadores: volume 9 - Linguagem de programação de ícones para sistemas baseados em conhecimento: técnicas de APL|last1=Kent|first1=Allen|last2=Williams|first2=James G|date=06-01-1992|publisher=''CRC press''|isbn=9780824727086|pages=131|language=en}}</ref> Os ''chips'' de memória dinâmica de acesso aleatório (''DRAM''), no início da década de 1970, tinham células de três transistores, antes que as células de transistor único se tornassem padrão, desde meados da década de 1970.<ref name="shmj-mos"/><ref name="computerhistory1970"/>

A memória de [[CMOS|metal-óxido-semicondutor complementar (''CMOS'')]] foi comercializada pela [[Radio Corporation of America|corporação de rádio da América (''RCA'')]], que lançou um ''chip'' de memória estática de acesso aleatório (''SRAM'') de metal-óxido-semicondutor complementar (''CMOS'') de 288 ''bits'' em 1968.<ref name="computerhistory1963">{{cite web|title=1963: A configuração do circuito de ''MOS'' complementar é inventada|url=https://www.computerhistory.org/siliconengine/complementary-mos-circuit-configuration-is-invented/|website=[[Museu da História do Computador|Museu da história do computador]]|access-date=06-07-2019|language=en}}</ref> A memória de metal-óxido-semicondutor complementar (''CMOS'') foi inicialmente mais lenta do que a memória de [[Lógica NMOS|metal-óxido-semicondutor de tipo ''n'' (''NMOS'')]], que foi mais amplamente utilizada por computadores na década de 1970.<ref name="shmj"/> Em 1978, a [[Hitachi (empresa)|''Hitachi'']] introduziu o processo de metal-óxido-semicondutor complementar (''CMOS'') de poço duplo, com seu ''chip'' de memória ''HM6147'' (memória estática de acesso aleatório - ''SRAM'' - de 4 ''kilobits'' - ''kb''), fabricado com um [[3 µm|processo de 3 micrômetros (''µm'')]]. O ''chip'' ''HM6147'' foi capaz de igualar o desempenho do ''chip'' de memória de metal-óxido-semicondutor de tipo ''n'' (''NMOS'') mais rápido da época, enquanto também consumia significativamente menos energia. Com desempenho comparável e muito menos consumo de energia, o processo de metal-óxido-semicondutor complementar (''CMOS'') de poço duplo eventualmente ultrapassou o de metal-óxido-semicondutor de tipo ''n'' (''NMOS'') como o [[Fabricação de dispositivos semicondutores|processo de fabricação de semicondutores]] mais comum para memória de computador na década de 1980.<ref name="shmj">{{cite web|title=1978: ''SRAM'' de ''CMOS'' rápida de poço duplo (''Hitachi'')|url=http://www.shmj.or.jp/english/pdf/ic/exhibi727E.pdf|website=Museu de história de semicondutores do Japão|access-date=05-07-2019|archive-url=https://web.archive.org/web/20190705234921/http://www.shmj.or.jp/english/pdf/ic/exhibi727E.pdf|archive-date=2019-07-05<!-- |url-status=live -->|language=en}}</ref>

Os dois tipos mais comuns de células de memória de memória dinâmica de acesso aleatório (''DRAM''), desde a década de 1980, são as células de capacitores de trincheira e as células de capacitores empilhados.<ref name="stol"/> Células de capacitores de trincheira são onde buracos (trincheiras) são feitos em um substrato de silício, cujas paredes laterais são usadas como uma célula de memória, enquanto células de capacitores empilhados são a forma mais antiga de memória tridimensional (memória ''3D''), onde as células de memória são empilhadas verticalmente em uma estrutura celular tridimensional.<ref>{{cite web|title=Década de 1980: A capacidade da ''DRAM'' aumenta, a mudança para o ''CMOS'' avança e o Japão domina o mercado|url=http://www.shmj.or.jp/english/pdf/ic/exhibi746E.pdf|website=Museu de história de semicondutores do Japão|access-date=19-07-2019|language=en}}</ref> Ambos os tipos foram lançados em 1984, quando a ''Hitachi'' introduziu a memória de capacitor de trincheira e a ''[[Fujitsu]]'' introduziu a memória de capacitor empilhado.<ref name="stol"/>
===Células de memória de metal-óxido-semicondutor (''MOS'') de porta flutuante===
{{VT<!-- |:en:Floating-gate MOSFET -->|Armazenamento não volátil}}
O <!-- [[:en:Floating-gate MOSFET]] -->transistor de efeito de campo de metal-óxido-semicondutor (''MOSFET'') de porta flutuante (''FGMOS'') foi inventado por <!-- [[:en:Dawon Kahng]] -->Dawon Kahng e <!-- [[:en:Simon Sze]] -->Simon Sze nos [[Bell Labs|laboratórios da ''Bell'']] em 1967.<ref>D. Kahng e S. M. Sze, "Uma porta flutuante e sua aplicação em dispositivos de memória'', "O jornal técnico do sistema Bell", volume 46, número. 4, 1967, páginas 1288–1295 (em inglês)</ref> Eles propuseram o conceito de células de memória de porta flutuante, usando transistores de efeito de campo de metal-óxido-semicondutor (''MOSFET'') de porta flutuante (''FGMOS''), que poderiam ser usados para produzir [[EPROM|memória somente leitura (''ROM'') reprogramável]].<ref name="computerhistory1971">{{cite web|title=1971: ''ROM'' de semicondutor reutilizável introduzido|url=https://www.computerhistory.org/storageengine/reusable-semiconductor-rom-introduced|website=[[Museu da História do Computador|Museu da história do computador]]|access-date=19-06-2019|language=en}}</ref> Células de memória de porta flutuante mais tarde se tornaram a base para tecnologias de [[Armazenamento não volátil|memória não volátil (''NVM'')]], incluindo a [[EPROM|memória somente leitura programável apagável (''EPROM'')]], a [[EEPROM|memória somente leitura programável apagável eletricamente (''EEPROM'')]] e a [[Memória flash|memória ''flash'']].<ref name="Bez">{{cite book|last1=Bez|first1=R.|last2=Pirovano|first2=A.|title=Avanços em memória não volátil e tecnologia de armazenamento|year=2019|publisher=<!-- [[:en:Woodhead Publishing]] -->Editora ''Woodhead''|isbn=9780081025857|language=en}}</ref>

A memória ''flash'' foi inventada por <!-- [[:en:Fujio Masuoka]] -->Fujio Masuoka na ''[[Toshiba]]'' em 1980.<ref>{{cite web|last=Fulford|first=Benjamin|title=Herói desconhecido|work=Forbes|date=24-06-2002|access-date=18-03-2008|url=https://www.forbes.com/global/2002/0624/030.html<!-- |url-status=live -->|archive-url=https://web.archive.org/web/20080303205125/http://www.forbes.com/global/2002/0624/030.html|archive-date=2008-03-03|language=en}}</ref><ref>{{patent|US|4531203|Fujio Masuoka}}</ref> Masuoka e seus colegas apresentaram a invenção [[Memória flash#Flash NOR|''flash'' ''NOR'']] em 1984<ref>{{cite web|title=''Toshiba'': inventor da memória ''flash''|url=http://www.flash25.toshiba.com|website=[[Toshiba]]|access-date=20-06-2019|urlmorta=sim|archive-url=https://web.archive.org/web/20190620160642/http://www.flash25.toshiba.com/|archive-date=2019-06-20|language=en}}</ref>  e, depois, a [[Memória flash#Flash NAND|''flash'' ''NAND'']] em 1987.<ref>{{cite conference|title=Nova ''EPROM'" de ultra alta densidade e ''EEPROM'' ''flash'' com célula de estrutura ''NAND''|last1=Masuoka|first1=F.|last2=Momodomi|first2=M.|last3=Iwata|first3=Y.|last4=Shirota|first4=R.|year=1987|conference=<!-- [[:en:International Electron Devices Meeting]] -->''IEDM'' 1987|book-title=Encontro de dispositivos eletrônicos, 1987 internacional|publisher=[[Instituto de Engenheiros Eletricistas e Eletrônicos|''IEEE'']]|doi=10.1109/IEDM.1987.191485|language=en}}</ref> A memória ''flash'' de [[Multi-level cell|célula multinível (''MLC'']]) foi introduzida pela [[NEC Corporation|''NEC'']], que demonstrou [[Multi-level cell#Quad-level cell|células de nível quádruplo]] em um ''chip'' ''flash'' de 64 [[Mebibit|''mebibit'' (''Mb'')]] armazenando 2 ''bits'' por célula em 1996.<ref name="stol">{{cite web|title=Memória|url=http://maltiel-consulting.com/Semiconductor_technology_memory.html|website=Tecnologia de semicondutores on-line (STOL)|access-date=25-06-2019|language=en}}</ref> A <!-- [[:en:Flash memory#Vertical NAND]] -->''V-NAND'' ''3D'', onde as células de memória ''flash'' são empilhadas verticalmente usando a tecnologia <!-- [[:en:Charge trap flash]] -->''flash'' de captura de carga (''CTP'') ''3D'', foi anunciada pela ''Toshiba'' em 2007<ref>{{cite news|title=''Toshiba'' anuncia nova tecnologia ''flash'' ''NAND'' "''3D''"|url=https://www.engadget.com/2007/06/12/toshiba-announces-new-3d-nand-flash-technology/|access-date=10-07-2019|work=[[Engadget]]|date=2007-06-12|language=en}}</ref> e fabricada pela [[Samsung|Eletrônicos ''Samsung'']] em 2013.<ref>{{Cite web|url=https://www.samsung.com/semiconductor/insights/news-events/samsung-introduces-worlds-first-3d-v-nand-based-ssd-for-enterprise-applications/|title=''Samsung'' apresenta o primeiro ''SSD'' baseado em ''V-NAND'' ''3D'' do mundo para aplicativos corporativos|website=Site global de semicondutores da Samsung|urlmorta=sim|archive-url=https://web.archive.org/web/20210415035436/https://www.samsung.com/semiconductor/newsroom/news-events/samsung-introduces-worlds-first-3d-v-nand-based-ssd-for-enterprise-applications/|archive-date=2021-04-15|language=en}}</ref><ref>{{Cite web|url=https://www.eetimes.com/samsung-confirms-24-layers-in-3d-nand/|title=Samsung confirma 24 camadas em ''NAND'' ''3D''|first=Peter|last=Clarke|website=<!-- [[:en:EE Times]] -->EE times|language=en}}</ref>
==Implementação==
Os esquemas a seguir detalham as três implementações mais usadas para células de memória:
*A célula de memória dinâmica de acesso aleatório (''DRAM'');
*A célula de memória estática de acesso aleatório (''SRAM'');
*''Flip-flops'' como o ''J/K'' mostrado abaixo.
{| style="text-align:center; margin: 1em auto 1em auto"
|[[File:DRAM Cell Structure (Model of Single Circuit Cell).PNG|thumb|Célula de ''DRAM'' (1 transistor e um capacitor).]]||[[File:SRAM Cell (6 Transistors).svg|thumb|Célula de memória estática de acesso aleatório (''SRAM'') (6 transistores).]]||[[File:FlipflopJKlogic.png|thumb|''Flip-flop'' ''J/K'' com ''clock''.]]
|}
==Operação==
===Célula de memória de memória dinâmica de acesso aleatório (''DRAM'')===
[[Image:MT4C1024-HD.jpg|thumb|right|upright=1.8|[[Die (circuito integrado)|''Die'']] do ''MT4C1024'' (1994) integrando um ''[[mebibit]]'' de células de memória de [[Dynamic random access memory|memória dinâmica de acesso aleatório (''DRAM'')]].]]
====Armazenamento====
O elemento de armazenamento da célula de memória da [[Dynamic random access memory|memória dinâmica de acesso aleatório (''DRAM'')]] é o [[capacitor]] rotulado (''4'') no diagrama acima. A carga armazenada no capacitor se degrada ao longo do tempo, portanto, seu valor deve ser atualizado (lido e reescrito) periodicamente. O [[MOSFET|transistor ''nMOS'']] (''3'') atua como uma porta para permitir leitura ou escrita quando aberto ou armazenamento quando fechado.<ref>{{Cite book|url=https://books.google.com/books?id=SrP3aWed-esC&pg=PA355|title=Sistemas de memória: Cache, ''DRAM'', disco|last1=Jacob|first1=Bruce|last2=Ng|first2=Spencer|last3=Wang|first3=David|date=28-07-2010|publisher=Morgan Kaufmann|isbn=9780080553849|pages=355|language=en}}</ref>
====Leitura====
Para ler, a linha de palavra (''2'') aciona uma lógica 1 (tensão alta) na porta do [[MOSFET|transistor ''nMOS'']] (''3'') que o torna condutor e a carga armazenada no capacitor (''4'') é então transferida para a linha de ''bits'' (''1'') . A linha de ''bits'' terá uma <!-- [[:en:Parasitic capacitance]] -->capacitância parasita (''5'') que drenará parte da carga e retardará o processo de leitura. A capacitância da linha de ''bits'' determinará o tamanho necessário do capacitor de armazenamento (''4''). É uma troca. Se o capacitor de armazenamento for muito pequeno, a tensão da linha de ''bits'' levaria muito tempo para aumentar ou nem mesmo ultrapassaria o limite necessário para os amplificadores no final da linha de ''bits''. Como o processo de leitura degrada a carga no capacitor de armazenamento (''4''), seu valor é reescrito após cada leitura.<ref name=":0">{{Cite book|url=https://books.google.com/books?id=z-WTTkQEVfwC&pg=PA10|title=''RAM'' dinâmica: avanços tecnológicos|last=Siddiqi|first=Muzaffer A.|date=19-12-2012|publisher=''CRC press''|isbn=9781439893739|pages=10|language=en}}</ref>
====Escrita====
O processo de escrita é o mais fácil, o valor lógico 1 (alta tensão) ou lógico 0 (baixa tensão) desejado é direcionado para a linha de ''bits''. A linha de palavra ativa o [[MOSFET|transistor ''nMOS'']] (''3'') o conectando ao capacitor de armazenamento (''4''). O único problema é o manter aberto o tempo suficiente para garantir que o capacitor esteja totalmente carregado ou descarregado antes de desligar o transistor ''nMOS'' (''3'').<ref name=":0" />
===Célula de memória de memória estática de acesso aleatório (''SRAM'')===
[[File:SRAM Cell Inverter Loop.png|thumb|260px|Célula de memória de memória estática de acesso aleatório (''SRAM'') representando o ''loop'' do inversor como portas.]]
[[File:SRLatch-lowres.gif|thumb|260px|Uma trava ''SR'' animada. Preto e branco significam "1" e "0" lógicos, respectivamente.  <br />
(''A'') S = 1, R = 0: definir  <br />
(''B'') S = 0, R = 0: aguardar  <br />
(''C'') S = 0, R = 1: redefinir  <br />
(''D'') S = 1, R = 1: não permitido   <br />
A transição da combinação restrita (''D'') para (''A'') leva a um estado instável.]]
====Armazenamento====
O princípio de funcionamento da célula de memória de <!-- [[:enStatic random-access memory]] -->memória estática de acesso aleatório (''SRAM'') pode ser mais fácil de entender se os transistores ''M1'' a ''M4'' forem desenhados como [[Porta lógica|portas lógicas]]. Dessa forma, fica claro que, em sua essência, o armazenamento de células é construído usando dois [[Porta NOT|
inversores]] de acoplamento cruzado. Este ''loop'' simples cria um circuito bi-estável. Um 1 lógico na entrada do primeiro inversor se transforma em 0 em sua saída e é alimentado no segundo inversor que transforma esse 0 lógico de volta em um 1 lógico que retorna o mesmo valor para a entrada do primeiro inversor. Isso cria um estado estável que não muda com o tempo. Da mesma forma, o outro estado estável do circuito é ter um 0 lógico na entrada do primeiro inversor. Após ser invertido duas vezes, ele também retornará o mesmo valor.<ref name=":1">{{Cite book|url=https://books.google.com/books?id=8pfLBQAAQBAJ&pg=PA6|title=Projeto de memória não volátil: magnético, resistivo e mudança de fase|last1=Li|first1=Hai<!-- |author1-link=:en:Hai Li -->|last2=Chen|first2=Yiran|date=19-04-2016|publisher=''CRC press''|isbn=9781439807460|pages=6, 7|language=en}}</ref>
Portanto, existem apenas dois estados estáveis em que o circuito pode estar:
:* <math>\scriptstyle Q</math>  = 0  e &nbsp; <math>\scriptstyle \overline{Q}</math> = 1
:* <math>\scriptstyle Q</math>  = 1  e &nbsp; <math>\scriptstyle \overline{Q}</math> = 0

====Leitura====
Para ler o conteúdo da célula de memória armazenada no loop, os transistores M5 e M6 devem estar ligados. quando eles recebem tensão para seus portões da linha de palavras (<math>\scriptstyle WL</math>), eles se tornam condutores e assim os valores <math>\scriptstyle Q</math> e <math>\scriptstyle \overline{Q}</math> são transmitidos para a linha de ''bits'' (<math>\scriptstyle BL</math>) e para seu complemento (<math>\scriptstyle \overline{BL}</math>).<ref name=":1"/> Finalmente, esses valores são amplificados no final das linhas de ''bits''.<ref name=":1"/>
====Escrita====
O processo de escrita é semelhante, a diferença é que agora o novo valor que será armazenado na célula de memória é direcionado para a linha de ''bits'' (<math>\scriptstyle BL</math>) e o invertido para seu complemento (<math>\scriptstyle \overline{BL}</math>). Os próximos transistores ''M5'' e ''M6'' são abertos conduzindo um 1 lógico (voltagem alta) na linha de palavras (<math>\scriptstyle WL</math>). Isso conecta efetivamente as linhas de ''bits'' ao ''loop'' do inversor estável. Há duas possibilidades:
:#Se o valor do ''loop'' for o mesmo que o novo valor acionado, não haverá alteração;
:#se o valor do ''loop'' for diferente do novo valor acionado existem dois valores conflitantes, para que a tensão nas linhas de ''bits'' sobrescreva a saída dos inversores, o tamanho dos transistores ''M5'' e ''M6'' deve ser maior que o dos transistores ''M1''-''M4''. Isso permite que mais corrente flua através dos primeiros e, portanto, inclina a tensão na direção do novo valor; em algum ponto, o ''loop'' amplificará esse valor intermediário para um trilho completo.<ref name=":1"/>
===''Flip-flop''===
{{Artigo principal|Flip-flop}}
O ''[[flip-flop]]'' tem muitas implementações diferentes, seu elemento de armazenamento é geralmente um ferrolho (''latch'') que consiste em um ''loop'' de [[Porta NAND|porta ''NAND'']] ou um ''loop'' de [[Porta NOR|porta ''NOR'']] com portas adicionais usadas para implementar o ''clock''. Seu valor está sempre disponível para leitura como saída. O valor permanece armazenado até que seja alterado através do processo de definição ou redefinição. ''Flip-flops'' são normalmente implementados usando [[MOSFET|transistores de efeito de campo de metal-óxido-semicondutor (''MOSFETs'')]].
===Porta flutuante===
[[Image:Flash cell structure.svg|thumb|260px|right|Uma célula de memória ''flash''.]]
<!-- {{VT|:en:Floating-gate MOSFET|:en:Charge trap flash}} -->
As células de memória de <!-- [[:en:Floating-gate MOSFET]] -->porta flutuante, baseadas em <!-- [[Floating-gate MOSFET]] -->transistores de efeito de campo de metal-óxido-semicondutor (''MOSFETs'') de porta flutuante, são usadas para a maioria das tecnologias de [[Armazenamento não volátil|memória não volátil (''NVM'')]], incluindo a [[EPROM|memória programável apagável somente leitura (''EPROM'')]], a [[EEPROM|memória programável apagável eletricamente somente leitura (''EEPROM'')]] e a [[Memória flash|memória ''flash'']].<ref name="Bez"/> Segundo R. Bez e A. Pirovano:
{{quote|Uma célula de memória de porta flutuante é basicamente um transistor de [[MOSFET|metal-óxido-semicondutor (''MOS'')]] com uma porta completamente cercada por dielétricos (fig. 1.2), a porta flutuante (''FG''), e eletricamente governada por uma porta de controle acoplada capacitiva (''CG''). Sendo isolado eletricamente, a porta flutuante (''FG'') atua como eletrodo de armazenamento para o dispositivo de célula. A carga injetada na porta flutuante (''FG'') é mantida lá, permitindo a modulação da tensão de limiar "aparente" (ou seja, ''VT'' visto da porta de controle (''CG'')) do transistor da célula.<ref name="Bez"/>
==Ver também==
*''[[Flip-flop]]''
*[[Dynamic random access memory|Memória dinâmica de acesso aleatório]]
<!-- *[[:en:Row hammer]] 
*[[:en:Static random-access memory]] -->
==Referências==
{{reflist|2}}
{{Componentes Eletrônicos}}
{{Sistemas digitais}}
[[Categoria:Eletrônica digital]]
[[Categoria:Engenharia eletrônica]]
[[Categoria:Memórias de computador]]
[[Categoria:Sistemas digitais]]